SiLabs apunta a comunicaciones de 56 Gbit / s con chips de reloj de bajo jitter
- Liberar:2018-06-26
Si5391 es un generador de reloj de "cualquier frecuencia" con hasta 12 salidas y fluctuación de fase sub-100fs RMS.
Una versión calibrada con precisión ("grado P") generalmente alcanza una fluctuación de fase RMS de 69 fs y puede crear las frecuencias primarias necesarias en los diseños de 56Gbit / s serdes. La firma lo describe como un 'verdadero sub-100 fs reloj-árbol-en-chip' que cumple con los requisitos de jitter del reloj de referencia 56G PAM-4 con margen.
Si5395 / 4/2 son atenuadores de fluctuaciones para la infraestructura de Internet que pueden generar cualquier combinación de frecuencias de salida desde cualquier frecuencia de entrada al tiempo que generan fluctuaciones de fase RMS de 90 fs. Una vez más, los dispositivos de grado P ofrecen una fluctuación de fase típica de 69 fs RMS.
La familia de VCXO y XO 'Ultra Series' de Si56x se puede personalizar a cualquier frecuencia de hasta 3GHz, admitiendo el doble del rango de frecuencia operativa de los productos VCXO de Silicon Labs anteriores con la mitad de la fluctuación de fase, según la firma.
Vienen en opciones individuales, dobles, cuádruples y I2C programables en versiones de 5 x 7 mm y 3,2 x 5 mm. El uso de un embalaje estándar significa que dejarán caer algunos zócalos ocupados por XO, VCXO y VCSO anteriores. La fluctuación de fase típica es tan baja como 90 fs.
La familia Si54x Ultra Series XO es para aplicaciones que requieren mayor estabilidad y confiabilidad a largo plazo, como redes de transporte óptico (OTN), equipos de banda ancha, centros de datos y sistemas industriales.
Están diseñados específicamente para 56 Gbit / s PAM-4 (modulación de amplitud de pulso de cuatro niveles) para aumentar la tasa de bits por canal manteniendo el ancho de banda constante. La fluctuación de fase típica es tan baja como 80 fs.